之前文章《微型低成本高分辨SAR系統，可安裝在“小型無(wú)人機”或“車(chē)輛”上》給出了一種微型低成本高分辨的microSAR系統的簡(jiǎn)單介紹，這里給出楊百翰大學(xué)在microASAR系統上采用的一種數字接收機設計方案，供大家參考學(xué)習。
本文為用戶(hù)翻譯內容，若存在翻譯不到位的情況，歡迎大家在對比原文后指出。大家點(diǎn)擊“閱讀原文”或給雷達通信電子戰微信公眾號發(fā)送“190418”可下載本文原文參考學(xué)習。
偏置IF LFM-CW SAR的數字接收機設計
在2004年，楊百翰大學(xué)的地球微波遙感實(shí)驗室(MERS)開(kāi)發(fā)了microSAR，展示了一種小型低成本LFM-CW SAR系統。在這一經(jīng)驗的基礎上，BYU與Artemis Inc.合作開(kāi)發(fā)了一個(gè)更強力的microASAR，克服了原有設計的許多局限性。該microASAR設計的一個(gè)關(guān)鍵要素是過(guò)采樣數字接收機。過(guò)采樣提供了三個(gè)主要優(yōu)點(diǎn)，即: 信號de-chirped可以在任意中頻(IF)，從而實(shí)現更好的RF濾波；通過(guò)數字濾波降低量化噪聲；以及使SAR能夠在de-chirped和脈沖模式下靈活切換。
基于BYU的microSAR系統雖然工作正常，但研究發(fā)現由于濾波器的脈沖響應較長(cháng)，用于抑制饋電數據的High-Q濾波器會(huì )引起回波數據的失真。而使用偏置de-chirp可以避免這種失真。我們把這個(gè)系統稱(chēng)為偏置IF LFM-CW。
偏置 IF LFM-CW SAR的流程圖見(jiàn)圖1。首先使用ωIF對發(fā)送信號進(jìn)行部分混頻后濾波。然后再與接收到的信號混頻，產(chǎn)生的差分分量與傳統的LFM-CW中的差分分量相似，但在偏置IF有所不同。有用信號在IF較高的部分，更容易找到High-Q濾波器，使其具有線(xiàn)性相位、銳利截止頻率和更好地抑制泄露。
圖 1 偏置LFM-CW SAR的流程圖
數字IF SAR
使用一個(gè)高速ADC和FPGA就可以實(shí)現更高的性能與靈活性。選擇一個(gè)可以采樣接收到的chirp全部帶寬的ADC可以實(shí)現脈沖模式以及在任意IF的de-chirp操作。FPGA通過(guò)提供充足的I/O端口來(lái)集成大量組件和通信設備，進(jìn)一步增強了設計。FPGA提供了靈活的操作模式。本節介紹在實(shí)現microASAR時(shí)使用的過(guò)采樣和濾波原理。
過(guò)采樣
如果忽略相關(guān)能量的功耗成本以及ADC分辨率具有可比性，最好以最高速率對接收信號進(jìn)行采樣，能夠使得量化噪聲減小。因為量化噪聲是依據采樣頻率，以更高的速率采樣信號可將噪聲譜擴展到更寬的帶寬，從而降低信號帶寬上的量化噪聲功率。
介紹數字信號處理的課程往往忽視振幅量化的影響，然而在LFM-CW系統中輸入信號的量化是噪聲的主要來(lái)源。一個(gè)完全隨機的信號在步長(cháng)q量化時(shí)，它相當于在范圍內均勻地增加白噪聲。通過(guò)對信號采樣后進(jìn)行適當的濾波，量化噪聲與信號比(QNSR)都降低了約3dB，信號被過(guò)采樣的因子為2。
圖2 展示了過(guò)采樣獲得的SNR增益。在圖2(a)仿真的LFM-CW回波以?xún)H高于Nyquist 的速率進(jìn)行采樣。信號與量化噪聲的間隔約為64dB。圖2(b)中的信號被過(guò)采樣因子約為18，比特數與圖2(a)相同。信號與量化噪聲的間隔則約為75dB。適當的采用帶通濾波器，過(guò)采樣可減少11dB的QNSR。
圖 2 用相應的量化噪聲來(lái)描述子采樣(a)和過(guò)采樣(b)信號的頻譜的圖。注意：過(guò)采樣的信號具有較大的信號，與噪聲間隔約為11dB；兩個(gè)圖中的信號頻譜具有相同的帶寬，圖形的頻率縮放是不同的。
降低數據率
對信號進(jìn)行采樣后，下一步是在不影響數據完整性的情況下降低數據速率(抽取)。此過(guò)程中有兩個(gè)步驟，第一步是濾掉量化噪聲，將信號變到基帶，以降低濾波后的信號采樣頻率。所有濾波功能都是采用數字多相濾波器實(shí)現，這種濾波器結合了過(guò)濾器和解碼器的操作， 從而減少了FPGA資源。
降低數據速率的第二步是預加。預加是將順序的回波加在一起，具有低通濾波多普勒頻譜的效果。預加可以用于microASAR數據，因為高PRF可用于分離泄露和第一個(gè)目標，PRF遠遠高于信號的多普勒帶寬所要求的水平。
從信號處理的角度來(lái)看，預加和濾波的順序是可改變的。但預加和濾波的順序極大地影響了實(shí)現的內存和硬件要求。還應該注意的是，在每次信號處理操作后，數據的比特寬度都會(huì )增加，以防止溢出。
FPGA實(shí)現
為使所需系統達到上述的靈活性和高性能，microASAR數字接收機配備了一個(gè)12bit 500MHz ADC和一個(gè)Xilinx Virtex-5 FX-30T FPGA。這種組合可以使microASAR能對200MHz帶寬的發(fā)射信號進(jìn)行完整的采樣，并在各種de-chirp模式下工作。本節簡(jiǎn)要介紹了用于 de-chirp操作的FPGA實(shí)現的總體設計，并概述了所使用的設計方略。
FPGA實(shí)現框圖如圖3 所示。FPGA上的嵌入式PowerPC處理器用于控制和協(xié)調完整數字接收機的操作，大多數參數可以通過(guò)與powerPC的以太網(wǎng)通信來(lái)設置。正常的信號數據路徑是從ADC到濾波子系統，然后通過(guò)緩存器存入存儲卡。數據路徑也可以中斷并通過(guò)以太網(wǎng)端口傳輸。ADC中的數據立即被分成兩個(gè)交錯的數據路徑，使得濾波器的時(shí)鐘速率可以減少兩倍來(lái)緩解時(shí)序約束。這兩個(gè)交錯數據流相位差180度，并在之后重組。
圖 3 FPGA 實(shí)現的框圖
這個(gè)濾波子系統包括所有的濾波，預加，抽取步驟，并且能夠配置不同的操作參數。濾波子系統由多相濾波器組成，以處理大量的操作并減少FPGA資源。多相濾波器減少量化噪聲并限制了信號頻譜以便通過(guò)抽取數字采樣數據將信號轉換為DC。
對于microASAR，這是通過(guò)采用用12MHz的帶通濾波器(BPF)，從ωIF開(kāi)始以20倍抽取，提供約3.3位的分辨率增加。這使信號的有效位數(ENOB)達到16位ADCs，這些ADC通常僅適用于較低的采樣率。預加在濾波之后進(jìn)行，以減少內存要求，從而使假定可以在on-chip memory中計算。
若先執行預加可以減少濾波所需的乘法器。不過(guò)，在大多數情況下，這需要外部高速存儲，從而增加功耗和開(kāi)發(fā)時(shí)間。用多相濾波器替換單相濾波器，后接混頻器和多相低通濾波器，可以存儲更大的帶寬。同樣，除了使用混頻器和低通濾波器，同樣可以使用FFT。這兩種方法都需要更多的FPGA資源，并由于定點(diǎn)乘法和查找正余弦表而給信號增加噪聲。
這種簡(jiǎn)潔的設置最大程度地減少了FPGA資源，只需改變PRF即可對各種應用進(jìn)行操作。降低PRF可以降低調頻斜率，壓縮de-chirped后的目標。模擬和數字濾波器有效地測量de-chirped數據的門(mén)。因此，通過(guò)將PRF從7-14kHz改變，SAR可以在5-1000米的高度、30-2500米的幅寬和0-150m/的速度下工作。雖然部分參數在機載作業(yè)中無(wú)法達到，但microASAR符合地面系統使用條件。
總結
本附錄介紹了我在設計和實(shí)現microASAR數字接收機及其控制系統方面的工作。使用高速 ADC和FPGA，使系統既可用于LFM-CW，也可用于脈沖SAR的各種工作模式。使用過(guò)采樣設計，可以在任意的IF對de-chirped信號進(jìn)行檢測，并應用適當的數字濾波器降低量化噪聲。由該系統收集的數據中生成的圖像表明，該系統的設計和實(shí)施有助于microASAR在各種科學(xué)和軍事領(lǐng)域應用。
聯(lián)系客服
