上網(wǎng)時(shí)間:2006年10月24日
打印版 推薦給同仁 發(fā)送查詢(xún)三星與東芝這兩家
閃存制造商長(cháng)期統治著(zhù)快速增長(cháng)的
NAND閃存市場(chǎng)。其中三星屬于最大的玩家，不斷采用先進(jìn)工藝尺寸，以維持競爭優(yōu)勢。本期設計揭密將主要對這兩家公司的最新閃存進(jìn)行比較，同時(shí)也兼顧與Hynix、美光和英特爾等公司的比照。
從歷史來(lái)看，三星將研發(fā)重點(diǎn)集中在了
單層單元(
SLC)上。SLC架構中每個(gè)閃存單元只能存儲1個(gè)比特的信息。而東芝在轉向先進(jìn)工藝技術(shù)方面同樣積極，不過(guò)其競爭優(yōu)勢在于多層單元(
MLC)
NAND閃存方面的設計經(jīng)驗和能力。MLC閃存在每個(gè)存儲單元存儲2個(gè)比特的信息，使得東芝可在給定面積的硅片上存儲更多的比特信息，并在存儲器尺寸既定的情況下降低生產(chǎn)成本。因此，盡管東芝在工藝技術(shù)上可能落后于三星，但在裸片密度上仍是領(lǐng)跑者。
東芝的MLC閃存已經(jīng)歷經(jīng)數代，其中包括新近發(fā)布的采用70nm工藝的8Gb閃存。2005年，東芝曾采用90nm技術(shù)與三星的73nm技術(shù)展開(kāi)肉搏。東芝90nm MLC閃存的比特密度為29Mb/mm2，遠遠高于三星73nm閃存的25.8Mb/mm2的比特密度。
在存儲密度固定時(shí)，東芝甚至擁有比三星更小的裸片尺寸。例如，東芝90nm工藝生產(chǎn)的4Gb
NAND閃存的裸片尺寸為138mmsup>2，與之相比，三星73nm工藝生產(chǎn)的4Gb NAND閃存尺寸則為156mmsup>2。這使得東芝在成本方面更具競爭力。在用于文件存儲方面，NAND閃存不可避免地面臨價(jià)格戰，我們也常常聽(tīng)到，只有價(jià)格領(lǐng)導者才會(huì )贏(yíng)得iPod設計中標。
雖然MLC在某些方面獲得相當的認可，但如今對閃存芯片的狂熱需求模糊了業(yè)界的視線(xiàn)。存儲卡制造商需要價(jià)格低廉的芯片，但他們也需要穩定的供貨。正是基于這個(gè)原因，據報道，去年Kingston已就購買(mǎi)SLC芯片作為第二貨源與三星進(jìn)行了商談。他們商討該協(xié)議時(shí)，全然不顧MLC方案的成本比SLC要低30%。
長(cháng)期以來(lái)，三星都在鼓吹SLC而非MLC型
NAND閃存，不過(guò)2004年和2005年該公司提交給國際固態(tài)電路大會(huì )(ISSCC)上提交的MLC技術(shù)論文，標志著(zhù)該公司的觀(guān)點(diǎn)發(fā)生了變化。雖然在三星的網(wǎng)站上仍舊沒(méi)有任何有關(guān)MLC閃存的營(yíng)銷(xiāo)信息，但該公司的確已生產(chǎn)出了4Gb MLC NAND閃存芯片。雖然我們已對該芯片的樣品進(jìn)行了分析，但要在市場(chǎng)中找到其樣品仍舊非常困難。其裸片尺寸是156mm2，同東芝采用90nm工藝的MLC型4Gb NAND閃存相比，還是大了18mm2，因此要能與東芝相匹敵，三星在其下一代NAND MLC技術(shù)上還需要改進(jìn)。
除了三星，Hynix等其他存儲器制造商也在向MLC閃存邁進(jìn)。雖然東芝憑借多年的技術(shù)積累而在MLC技術(shù)上占據優(yōu)勢，但英特爾與美光科技的合資企業(yè)IM Flash也有能力結合英特爾MLC技術(shù)與美光的
NAND閃存，從而在MLC型NAND閃存領(lǐng)域迅猛發(fā)展。
MLC閃存技術(shù)并非沒(méi)有不足，實(shí)際上，在采用先進(jìn)工藝生產(chǎn)MLC閃存方面困難重重。隨著(zhù)閃存技術(shù)的演進(jìn)，在浮動(dòng)柵(floating gate)中存儲的電荷總量減少了，使得檢測存儲的信息變得更加困難，尤其是對MLC芯片而言，它需要識別四個(gè)電壓值，而非兩個(gè)。盡管如此，據報道，東芝在70nm工藝中能夠保證采用與90nm技術(shù)相同的代碼糾錯方案。這顯示該公司并沒(méi)有放慢MLC技術(shù)縮放的步伐，最少是就現在而言。
此外，與SLC閃存相比，MLC閃存在可靠性方面存在不足。雖然對于消費者而言，可靠性不是他們關(guān)注的核心問(wèn)題，但在其它消費市場(chǎng)卻顯然是一個(gè)弊端。
三星正準備推出采用65nm工藝的4Gb SLC
NAND閃存，其尺寸比采用73nm工藝的器件稍為緊湊。由此引發(fā)的問(wèn)題是：在工藝縮放方面是否已經(jīng)無(wú)計可施了？
如果實(shí)際情況真的如此，那么情況顯得對東芝更為有利，因為目前它已經(jīng)生產(chǎn)出70nm工藝的MLC閃存。作為權宜之計，三星轉向65nm工藝的芯片或許能夠立馬同東芝的90nm MLC競爭。但是東芝的70nm工藝8Gb MLC技術(shù)已取得重大成就，實(shí)現了56.5Mb/mm2的比特密度，比三星65nm工藝31.3Mb/mm2的額定比特密度要高出80%。一些并非出自東芝公司的報告暗示，該公司將會(huì )跨過(guò)65nm工藝，直接轉到50-60nm線(xiàn)寬的16Gb閃存。當然，在成功實(shí)現低于65nm線(xiàn)寬的工藝，仍有一些技術(shù)障礙有待克服。
圖：東芝在90nm工藝中采用自校準單元架構
閃存器件的工藝縮放并非易事，過(guò)去業(yè)界曾多次出現過(guò)閃存走向終結的預言。然而國際半導體技術(shù)路線(xiàn)圖(ITRS)顯示，在32nm工藝節點(diǎn)出現之前，在所有賭注似乎仍然都壓在閃存而非任何新型替換品上。
有必要使在每個(gè)單元中所存儲的比特數翻番，使得浮動(dòng)柵技術(shù)繼續前進(jìn)，而這很可能推動(dòng)閃存首個(gè)替代物面市，諸如相變存儲器(PCM)。但是目前閃存供應商首先必須克服現有的縮放挑戰，其中包括這樣一些關(guān)鍵領(lǐng)域：?jiǎn)卧?cell alignment)、隧道氧化層、多晶硅層間介電質(zhì)(interpoly dielectirc)、相鄰單元耦合和高壓晶體管設計。
縮放挑戰
隨著(zhù)芯片尺寸縮小，改進(jìn)圖層之間的校準頗受關(guān)注。更小的芯片需要更低的操作電壓，反過(guò)來(lái)也推動(dòng)了更薄隧道電介質(zhì)的需求，以將電荷傳輸至浮動(dòng)柵或傳輸出浮動(dòng)柵，但問(wèn)題是，電介層較薄的話(huà)，可靠性就較低。
在先進(jìn)的工藝尺寸中，一個(gè)浮動(dòng)柵的活動(dòng)區域對存儲單元晶體管的影響較小，但從控制到浮動(dòng)柵的耦合比例需要保持恒定。所以，需要更薄的多晶硅層間介電質(zhì)(IPD)。
在有兩種介電質(zhì)情況下，介電常數更高(higher-k)的材料能減少有效電荷厚度，同時(shí)具有更大的物理厚度，并能維護更高的可靠性。然而，采用新型材料會(huì )給自身帶來(lái)挑戰，存儲單元封裝得更加緊密，會(huì )增加風(fēng)險，導致一個(gè)浮動(dòng)柵上的電荷會(huì )影響相鄰存儲單元的操作。
最后，閃存的操作依賴(lài)于較高電壓來(lái)寫(xiě)入或擦除存儲單元。需要在給定硅片面積條件且無(wú)損存儲單元效率的條件下，設計和應用能夠轉換電壓的控制晶體管。
東芝的新型芯片集成了很多有趣的特性。當然，基本的存儲單元結構已經(jīng)縮降至90nm以下。東芝在90nm工藝上引入了完全自校準存儲單元，并且繼續用于70nm工藝。隧道和多晶硅層間介電質(zhì)同樣降低了。為了減少干擾，對浮動(dòng)柵的高度也作了優(yōu)化。MLC技術(shù)在這方面需要更多關(guān)注，因為要從存儲單元中讀出4個(gè)狀態(tài)，所以感應(sensing)邊界更小。
在存儲列陣方面，東芝轉而采用新型的溝槽蝕刻工藝處理來(lái)實(shí)現淺槽隔離(STI)。70nm工藝中更小的間距要求東芝使用兩個(gè)溝槽深度。存儲陣列深度對隔離性能的要求較低，以便閃存單元能夠排列得更加密集?？刂凭w管——特別是那些用于控制寫(xiě)入/刪除電壓的晶體管，需要更好的電壓隔離特性。 所以，他們要更深一些。
溝槽填充方式也發(fā)生了改變；現在使用一種新型沉積材料進(jìn)行兩步處理。在90nm工藝中，采用鎢(tungsten)觸點(diǎn)來(lái)代替多晶硅。也許最顯著(zhù)的一個(gè)創(chuàng )新是采用了一種新穎的電容器結構。
所有這些改進(jìn)加在一起，相當于一個(gè)大小僅為0.020μm2的物理單元，換言之，保存1個(gè)比特信息僅需0.010μm2。相比較而言，三星的73nm技術(shù)保存1個(gè)比特信息則需要0.021μm2，而三星的65nm 4Gb器件保存1比特信息預計要0.017μm2。
體系架構上的改進(jìn)
東芝的70nm
NAND閃存還包括一些架構上的改變，包括焊盤(pán)布局和排列結構的調整，旨在減小裸片面積。東芝的焊盤(pán)設計是單面的，也就是說(shuō)所有的焊盤(pán)都位于芯片的一邊。 這與其它大多數NAND閃存大相徑庭，后者上下兩面都分布著(zhù)焊盤(pán)。
焊盤(pán)全部移到裸片的一邊就不再需要兩面都設計焊盤(pán)條，芯片尺寸隨之減小。為了獲得單面布局的最大好處，對陣列結構作一些變動(dòng)，從而能有效地訪(fǎng)問(wèn)芯片的上部或在芯片的邊上遠離焊盤(pán)的存儲單元，并為其供電。為了更大程度地減小芯片尺寸，東芝還將改變了其冗余管理方案。
在單個(gè)存儲地址存儲2個(gè)比特的信息，要求感應電路能夠分辨出四個(gè)電壓等級的差別。自然地，要讀取存儲單元信息的感應放大器需要進(jìn)行優(yōu)化，從而為與單層感應相比所存在的較低的噪聲裕量提供補償。接下來(lái)的事情，就是為四個(gè)不同等級的電荷編程。
東芝選擇了步步為營(yíng)的方法，其中包括運行一系列“即編程即驗證”的循環(huán)，直到獲得期望的程序狀態(tài)。 我們的分析檢查了用來(lái)寫(xiě)入四個(gè)狀態(tài)的時(shí)序和電壓。
實(shí)際上，該方法是東芝的閃存合作伙伴Sandisk所開(kāi)發(fā)出來(lái)的，并授權東芝采用其專(zhuān)利編程方法。東芝與Sandisk在MLC芯片的研發(fā)和生產(chǎn)上已經(jīng)合作多年。毫不奇怪，兩家公司都積極申請與MLC技術(shù)相關(guān)的方法、電路和結構方面的專(zhuān)利。
然而，我們卻驚奇地發(fā)現，三星在MLC領(lǐng)域的專(zhuān)利申請也相當積極。2002年三星和Sandisk之間達成了一項交叉授權協(xié)議，雙方在2009年之前不會(huì )提起任何專(zhuān)利爭端。不過(guò)，如果三星被卷入MLC價(jià)格戰，問(wèn)題也許會(huì )再次提上日程。
也許僅是巧合，ITRS計劃轉向每單元4比特存儲的時(shí)間也是2009年。既然有關(guān)MLC知識產(chǎn)權的爭端還沒(méi)有最后掀起，那么現在還很難說(shuō)誰(shuí)更強。
盡管有這些比較，三星始終還是
NAND閃存市場(chǎng)的佼佼者，并且極具競爭力。雖然東芝依靠在MLC技術(shù)上的積累，東芝獲得了些許優(yōu)勢，但三星已被證明是一個(gè)斗志頑強、勇往直前的對手。讓我們拭目以待：在未來(lái)幾年中，為了追趕MLC技術(shù)，三星會(huì )不懈努力。
三星和東芝還承受著(zhù)后來(lái)者的壓力，如Hynix公司，后者于2004年2月開(kāi)始發(fā)售其首批NAND產(chǎn)品，就非常成功地從DRAM轉向到閃存。2005年Hynix利潤增加了525%，并且與兩個(gè)領(lǐng)軍公司爭奪市場(chǎng)份額。同時(shí)，英特爾與美光的合資又誕生了一個(gè)強有力的市場(chǎng)競爭者，而英飛凌也開(kāi)始顯示出令人鼓舞的利潤增長(cháng)。
這些公司使得NAND市場(chǎng)的競爭更加激烈；但是至少在目前，三星和東芝仍然是市場(chǎng)和技術(shù)的領(lǐng)先者。
作者：Geoff MacGillivray
存儲技術(shù)經(jīng)理
Don Scansen
技術(shù)經(jīng)理
Semiconductor Insights公司
