欧美性猛交XXXX免费看蜜桃,成人网18免费韩国,亚洲国产成人精品区综合,欧美日韩一区二区三区高清不卡,亚洲综合一区二区精品久久

打開(kāi)APP
userphoto
未登錄

開(kāi)通VIP,暢享免費電子書(shū)等14項超值服

開(kāi)通VIP
基于CPLD的I2S語(yǔ)音總線(xiàn)接口 無(wú)憂(yōu)電子開(kāi)發(fā)網(wǎng)-技術(shù)文章
基于CPLD的I2S語(yǔ)音總線(xiàn)接口
發(fā)布日期:2007-06-08 作者:胡銀全,李廣位,易文翠 來(lái)源:微計算機信息

摘要:本文介紹了利用Xilinx公司的XC9500系列CPLD器件,以I2S接口方式對四路輸入語(yǔ)音信號進(jìn)行處理與傳輸,并用VHDL進(jìn)行建模,通過(guò)ISE軟件仿真得出了比較理想的結果,并在工程應用中使用良好。
關(guān)鍵詞:CPLD;XC9500;數據傳輸;多路復用

1 引言

    CPLD器件被廣泛地應用在通信系統、網(wǎng)絡(luò )、計算機系統及控制系統等電子系統中。XC9500系列CPLD器件tPD最快達3.5ns,系統時(shí)鐘可達200MHz。XC9500系列器件采用第二代“支持ISP”的引腳鎖定結構,它擁有一個(gè)54比特輸入函數塊,是用戶(hù)可以在進(jìn)行多種改變的同時(shí)保持輸出引腳固定。這個(gè)特點(diǎn)使設計更具有靈活性,如時(shí)鐘完全受控,用戶(hù)既可以對每個(gè)宏單元作輸出使能反轉,也可以對個(gè)別的乘積項時(shí)鐘作使能反轉。在視頻監控光端機設備設計中,采用XC95144XL芯片實(shí)現了視頻采集和處理,語(yǔ)音采集和處理,RS485、RS232通信、與光通信模塊一起實(shí)現了遠程監控系統,本文僅就語(yǔ)音采集和處理、傳輸的編程、仿真、實(shí)現作詳細地闡述。該系統在實(shí)際工程中性能穩定可靠,具有一定的參考價(jià)值。

2 系統硬件設計

    該語(yǔ)音處理系統由四路音頻輸入輸出、信源編碼解碼、數據處理和數據發(fā)送接收等幾個(gè)部分組成。語(yǔ)音處理系統框圖如圖1。

圖1 語(yǔ)音處理系統框圖

系統各部分設計如下。

信源編碼解碼

    信源編碼采用CS5331A音頻模數轉換器把四輸入模擬的音頻信號轉換成數字信號。CS5331A是一個(gè)完全的音頻模數轉換器,它實(shí)行反向濾波、采樣,模數轉換產(chǎn)生左右輸入的18bit連續序列。輸入采樣率能達到2~50KHz。其數據輸出時(shí)序圖如圖2。

圖2 數據輸出時(shí)序圖

    信源解碼采用CS4334芯片音頻數模轉換器把四輸入數字信號轉換成模擬信號的音頻信號。CS4334的特性主要有:完善的立體聲D/A轉換系統,插入補償,D/A轉換,輸出模擬濾波,24位轉換,96dB動(dòng)態(tài)范圍。其時(shí)序如圖3。

圖3 CS4334時(shí)序圖

    數據處理

    在數據處理中,CLPLD需要完成以下幾個(gè)方面的任務(wù)。把外部石英晶體提供的50MHz脈沖經(jīng)過(guò)時(shí)鐘提取進(jìn)程,得到模數轉換器所需的MCLK、SCLK、LRCK時(shí)鐘和數據采集進(jìn)程、多路復用及數據傳輸所需的控制時(shí)鐘。把四路數據信號通過(guò)數據采集進(jìn)程分別鎖存1bit數據再與插入比特0、同步碼一起進(jìn)入多路復用及數據傳輸進(jìn)程,在時(shí)鐘的控制下,輸出一路數據信號,這就完成4路立體聲信號的復接。然后把數據信號以串行的方式發(fā)送出去。

在這部分中,怎樣把多路信號轉換為一路數據信號,并通過(guò)串行通信方式傳送數據是很關(guān)鍵的問(wèn)題。當然在接收端怎樣把一路數據信號轉換為多路信號也是同樣重要的問(wèn)題。發(fā)送端CPLD的功能示意圖如圖4。

圖4 發(fā)送端CPLD功能示意圖

串行傳輸通道

數據發(fā)送采用DS90C031芯片,它是一個(gè)四芯線(xiàn)低功率損耗、高數據傳輸率的CMOS差分芯片。芯片被設計支持數據傳輸率超過(guò)155.5Mbps(77.7MHz),利用低電壓差分技術(shù)作信號(LVDS)的傳輸。DS90C031兼容TTL/CMOS輸入并且能將他們譯成低電壓(350mV)差分輸出信號。除此之外,芯片支持TRI-STATE功能。數據接收采用DS90C032芯片,它是內嵌CMOS的微分線(xiàn)性接收器,它主要應用于低功耗及高頻率的數據傳輸,同時(shí)利用低壓差分信號技術(shù)來(lái)提供大于155.5Mbps(77.7MHz)的數據傳輸率。DS90C032接收不同的低壓輸入信號并把他們傳輸給CMOS的輸出端。接受器提供一個(gè)TRI-STATE的功能,它能用于復用輸出。

DS90C032與DS90C031組成低壓差分信號傳輸系統,其中DS90C031作為信號驅動(dòng)器(應用與發(fā)送端),而DS90C032作為該系統的接收端。它們共同為信號傳輸提供一個(gè)高速的點(diǎn)對點(diǎn)接口傳輸技術(shù)。

3 系統軟件設計

隨著(zhù)半導體技術(shù)的迅速發(fā)展,在現代數字系統設計中,現場(chǎng)可編程器件(FPGA和CPLD)的使用越來(lái)越廣泛。Xilinx公司的ISE軟件是一系列完全集成的、方便易用的EDA工具,支持所有的Xilinx FPGA和CPLD,便于仿真調試及驗證電路。在系統軟件設計中,我們有兩條主線(xiàn):一條是時(shí)鐘控制部分,另一條是數據部分,這在前面數據處理過(guò)程中都有所介紹。

時(shí)鐘提取

我們用VHDL描述了一個(gè)輸入時(shí)鐘為50MHz、10位二進(jìn)制的分頻器,利用二進(jìn)制的前4位分頻得到所需時(shí)鐘信號MCLK、SCLK,后6位則構成一個(gè)64位的計數器。在設計中,時(shí)鐘同步比較重要,只有時(shí)鐘同步,數據的傳輸才不會(huì )出現錯誤。分頻器的部分VHDL描述如下:

LIBRARY IEEE;

USE IEEE.STD_LOGIC_1164.ALL;

ENTITY audio IS

    PORT ( mclk0,mclk1,mclk2,mclk3 : OUT STD_LOGIC;

           lrck0,lrck1,lrck2,lrck3 : OUT STD_LOGIC;

           sclk0,sclk1,sclk2,sclk3 : OUT STD_LOGIC;

           sdata0,sdata1,sdata2,sdata3 : IN STD_LOGIC;

           clk50m : IN STD_LOGIC;

數據采集

我們利用D觸發(fā)器對四路數據分別進(jìn)行鎖存,以備稍后數據傳輸的需要。觸發(fā)器是帶時(shí)鐘的存儲電路,觸發(fā)器的數據只有在時(shí)鐘的上升沿或者下降沿才可能被存儲。描述觸發(fā)器的關(guān)鍵在于對時(shí)鐘的描述,或者更為準確地說(shuō)是對時(shí)鐘沿的描述。

描述時(shí)鐘主要是用了信號的事件屬性。事件的屬性包括STABLE、EVENT、LAST_EVENT、LAST_VALUE。要描述時(shí)鐘只需用到事件的EVENT,EVENT屬性直接檢測信號在當前時(shí)間上是否有事件產(chǎn)生,實(shí)際上就是檢測信號的值是否變化。

同步碼設定

在右聲道傳輸完畢與下一個(gè)左聲道到來(lái)之間,我們需要插入同步碼,以便接受方可以同步接受所傳輸的數據。經(jīng)收發(fā)雙方商定決定選用幀同步的有限序列連貫插入法,在111000~111010(即:56~58個(gè)SCLK脈沖)發(fā)送同步碼101011101001。

多路復用及數據傳輸

在主時(shí)鐘12.5MHz每連續4個(gè)上升沿,它的2分頻fdivider(2) 6.25MHz和4分頻 fdivider(3) 3.125MHz有4種不同的組合,即:01,11,00,10,根據此4種組合可以把4路數據信號復合成一路以便傳輸。選擇器又叫多路選擇器,簡(jiǎn)稱(chēng)MUX。其功能是:在地址信號的控制下,從多路輸入信息中選擇某一路信息作為輸出。其結構是:地址選擇線(xiàn)的個(gè)數為n,輸入通道線(xiàn)個(gè)數為2n,輸出線(xiàn)為1個(gè)。選擇器的名稱(chēng)一般就是根據數據輸入端數和輸出端數來(lái)命名的。我們所需的是一個(gè)有2根地址線(xiàn)和4個(gè)輸入通道的選擇器。

4 軟件仿真

通過(guò)Modelsim 6.0軟件仿真,得到了下面的數據傳輸仿真圖。

圖5 數據發(fā)送仿真圖

圖6 數據接收仿真圖

從數據傳輸仿真圖可以看出,該程序的運行結果已經(jīng)達到程序設計要求。

5 結束語(yǔ)

    本文采用XC9500系列CPLD器件,以 接口方式來(lái)實(shí)現語(yǔ)音信號的處理與傳輸,并用VHDL對數據處理進(jìn)行建模。通過(guò)ISE軟件進(jìn)行實(shí)驗和仿真,得出了比較理想的結果,在工程應用中也比較好。在通信領(lǐng)域中的視頻和語(yǔ)音處理與傳輸中有一定的參考價(jià)值。

本文作者創(chuàng )新點(diǎn): 常規情況是把四聲道信號采集、打包進(jìn)行傳送,但實(shí)踐證明此種方法占用芯片空間過(guò)大,所以我們在實(shí)際中采用四路分時(shí)采集、一位一位傳送的方法,這樣減少了占用芯片的空間,同時(shí)還解決了解碼時(shí)的時(shí)序問(wèn)題。

參考文獻:

[1]段吉海, 黃智偉. 基于CPLD/FPGA的數字通信系統建模與設計. 電子工業(yè)出版社 ,2004.8

[2]韓相軍, 嵌入式視頻采集系統的設計與實(shí)現, 微計算機信息, 2006,1-2;26-28

[3]林明權等. VHDL數字控制系統設計范例. 2003.1

[4]EDA先鋒工作室. FPGA/CPLD設計工具--XilinxISE5.X使用詳解.人民郵電出版社 ,2003.6

[5]鄭碧月等. 數字通信原理及應用. 廣東科技出版社, 2003.10

本站僅提供存儲服務(wù),所有內容均由用戶(hù)發(fā)布,如發(fā)現有害或侵權內容,請點(diǎn)擊舉報。
打開(kāi)APP,閱讀全文并永久保存 查看更多類(lèi)似文章
猜你喜歡
類(lèi)似文章
CPLD的DSP多SPI端口通信設計
常見(jiàn)硬件通信協(xié)議介紹
SPI 接口
【硬見(jiàn)小百科】SPI總線(xiàn)是什么?
I2S
I2S音頻總線(xiàn)
更多類(lèi)似文章 >>
生活服務(wù)
分享 收藏 導長(cháng)圖 關(guān)注 下載文章
綁定賬號成功
后續可登錄賬號暢享VIP特權!
如果VIP功能使用有故障,
可點(diǎn)擊這里聯(lián)系客服!

聯(lián)系客服

欧美性猛交XXXX免费看蜜桃,成人网18免费韩国,亚洲国产成人精品区综合,欧美日韩一区二区三区高清不卡,亚洲综合一区二区精品久久