閃存保存數據的原理:
與DRAM以電容作為存儲元件不同，閃存的存儲單元為三端器件，與場(chǎng)效應管有相同的名稱(chēng)：源極、漏極和柵極。柵極與硅襯底之間有二氧化硅絕緣層，用來(lái)保護浮置柵極中的電荷不會(huì )泄漏。采用這種結構，使得存儲單元具有了電荷保持能力，就像是裝進(jìn)瓶子里的水，當你倒入水后，水位就一直保持在那里，直到你再次倒入或倒出，所以閃存具有記憶能力。
與場(chǎng)效應管一樣，閃存也是一種電壓控制型器件。NAND型閃存的擦和寫(xiě)均是基于隧道效應，電流穿過(guò)浮置柵極與硅基層之間的絕緣層，對浮置柵極進(jìn)行充電（寫(xiě)數據）或放電（擦除數據）。而NOR型閃存擦除數據仍是基于隧道效應（電流從浮置柵極到硅基層），但在寫(xiě)入數據時(shí)則是采用熱電子注入方式（電流從浮置柵極到源極）。
下面主要介紹NAND FLASH的工作原理。
一、NAND flash的物理組成
NAND Flash 的數據是以bit的方式保存在存儲單元(memory cell)，一般來(lái)說(shuō)，一個(gè)單元中只能存儲一個(gè)bit。這些單元以8個(gè)或者16個(gè)為單位，連成bit line，形成所謂的byte(x8)/word(x16)，這就是NAND Device的位寬。這些Line會(huì )再組成頁(yè)(page)，以所用的samsumg的256M x 8 Bit K9F2G08R0A芯片為例：每頁(yè)2112Bytes(2kbyte(Main Area)+64byte(Spare Area))，空閑區通常被用于ECC、耗損均衡(wear leveling)和其它軟件開(kāi)銷(xiāo)功能，盡管它在物理上與其它頁(yè)并沒(méi)有區別。每64個(gè)頁(yè)形成一個(gè)塊(block 128kB)。具體一片flash上有多少個(gè)塊視需要所定。
NAND flash以頁(yè)為單位讀寫(xiě)數據，而以塊為單位擦除數據。按照這樣的組織方式可以形成所謂的三類(lèi)地址：
Column Address：Starting Address of the Register. 翻成中文為列地址，地址的低8位
Page Address ：頁(yè)地址
Block Address ：塊地址
對于NAND Flash來(lái)講，地址和命令只能在I/O[7:0]上傳遞，數據寬度是8位。
二、NAND Flash地址的表示
2112byte 需要12bit來(lái)表示，對于2112byte系列的NAND，這2112byte被分成1st half Page Register和2nd half Page Register，各自的訪(fǎng)問(wèn)由地址指針命令來(lái)選擇，A[11:0]就是所謂的column address（列地址），在進(jìn)行擦除操作時(shí)不需要它，因為以塊為單位擦除。64個(gè)page需要6bit來(lái)表示，占用A[17:12]，即該page在塊內的相對地址。A11這一位地址被用來(lái)設置512byte的1st half page還是2nd half page，0表示1st，1表示2nd。Block的地址是由A18以上的bit來(lái)表示。
例如2048MB的NAND flash（實(shí)際中由于存在spare area,故都大于這個(gè)值），共131，072block，因此，需要11個(gè)bit來(lái)表示，即A[28:18]。而page address就是blcok address|page address in block 。NAND Flash 的地址表示為： Block Address|Page Address in block|Column Address 地址傳送順序是Column Address,Page Address,Block Address。
由于地址只能在I/O[7:0]上傳遞，因此，必須采用移位的方式進(jìn)行。 以K9F2G08R0A 為例：
第1 步是傳遞column address，就是NAND_ADDR[7:0]，不需移位即可傳遞到I/O[7:0]上。
第2 步就是將NAND_ADDR 右移8位，將NAND_ADDR[11:8]傳到I/O[7:0]上；
第3 步將NAND_ADDR[19:12]放到I/O上；
第4步需要將NAND_ADDR[27：20]放到I/O上；
因此，整個(gè)地址傳遞過(guò)程需要4 步才能完成，即4-step addressing。 如果NAND Flash 的容量是32MB（256Mbit）以下，那么，block adress最高位只到bit24，因此尋址只需要3步。
引腳定義：
CLE：Command Latch Enable。命令鎖存使能。CLE輸入信號控制操作模式命令進(jìn)入內部命令寄存器的加載過(guò)程，當CLE高電平有效時(shí)，從IO端口輸入的命令在\WE上升沿時(shí)被鎖存進(jìn)命令寄存器中。
ALE:Address Latch Enable。地址鎖存使能。ALE信號被用于控制地址信息或輸入數據進(jìn)入內部地址/數據寄存器內。ALE高電平時(shí)，地址信息在/WE上升沿時(shí)被鎖存到寄存器內；ALE低電平事，輸入數據在/WE上升沿時(shí)被鎖存到寄存器內。
CE#：chip enable。芯片啟動(dòng)。如果沒(méi)有檢測到 CE 信號，那么， NAND 器件就保持待機模式，不對任何控制信號作出響應。
WE#：Write Enable。寫(xiě)使能。WE# 負責將數據、地址或指令寫(xiě)入 NAND 之中。
RE#:Read Enable 。讀使能。RE# 允許輸出數據緩沖器。
R/B#：Ready/Busy。就緒/忙。 如果NAND器件忙，R/B# 信號將變低。該信號是漏極開(kāi)路，需要采用上拉電阻。
I/O1-8：做為設備傳輸地址信息、數據和指令的端口。
NFC原理：
術(shù)語(yǔ)解釋?zhuān)?div style="height:15px;">
M3IF:Multi-Master Memory Interface
EMI :External Memory Interface
NFC:NAND Flash Controller
處理器訪(fǎng)問(wèn)閃存（flash memory device）過(guò)程：
處理器發(fā)出訪(fǎng)問(wèn)閃存的請求到M3IF，M3IF通過(guò)EMI AHB MUX將請求轉發(fā)給NFC，NFC然后通過(guò)EMI I/O MUX訪(fǎng)問(wèn)外部閃存設備。從閃存中返回的數據將沿原路返回給處理器。
如下圖所示：
M3IF的作用：
提供一個(gè)可以訪(fǎng)問(wèn)多個(gè)內存設備的平臺，將處理器對不同內存設備的訪(fǎng)問(wèn)請求轉發(fā)給相應的內存控制器和內存設備。除了NFC,還有ESDRAMC/MDDRC,PCMCIA,WEIM的內存控制器。
EMI AHB MUX和I/O MUX的作用：
實(shí)現各個(gè)不同的內存控制器和內存設備間的I/O引腳復用。
NFC的作用：使集成電路IC對閃存設備的訪(fǎng)問(wèn)標準化并隱藏其中復雜的訪(fǎng)問(wèn)過(guò)程。
各個(gè)組件的引腳對應關(guān)系如下表所示:
其中IC I/O是處理器MCIMX27L的外部引腳。
NFC
EMI
IC I/OFlash
device
IPP_NFC_WRITE_DATA_OUT[15:0]IPP_DO_NFC_WRITE_DATA_OUT[15:0]D[15:0]I/O[15:0]
IPP_NFC_READ_DATA_TA_IN[15:0]IPP_IND_NFC_READ_DATA_IN[15:0]D[15:0]I/O[15:0]
IPP_NFC_WE_OUTIPP_NFC_WE_OUTNFWE_BWE
IPP_NFC_WP_OUTIPP_NFC_WP_OUTNFWP_BWP
IPP_NFC_RE_OUTIPP_NFC_RE_OUTNFRE_BRE
IPP_NFC_ALE_OUTIPP_NFC_ALE_OUTNFALEALE
IPP_NFC_CLE_OUTIPP_NFC_CLE_OUTNFCLECLE
IPP_NFC_CE_OUTIPP_NFC_CE_OUTNFCE_BCE
IPP_NFC_RB_INIPP_NFC_RB_INNFRBR/B
部分引腳信號功能說(shuō)明:
IPP_IND_NFC_READ_DATA_IN[15:0]: 外部設備從I/O MUX/PADS讀取數據。
IPP_DO_NFC_WRITE_DATA_OUT[15:0]： NFC寫(xiě)入數據到I/O MUX/PADS。
NFCE :Flash Chip Enable. 當閃存處于Busy狀態(tài)或正在讀寫(xiě)時(shí)，該信號為低電平。
NFRE:Flash Read Enable. 該信號低電平有效。作用時(shí)將數據從閃存中輸出到I/O總線(xiàn)上，允許NFC讀取數據。
NFWE:Flash Write Enable. 上升沿觸發(fā)。允許向內存寫(xiě)入命令、數據或地址信息。
NFCLE:Flash Command Latch Enable. 高電平有效?？刂泼顢祿?xiě)入命令寄存器中。
NFALE:Flash Address Latch Enable. 高電平有效?？刂频刂窋祿?xiě)入地址寄存器中。
NFWP:Flash Write Protect. 只有在電源啟動(dòng)時(shí)（Power up）低電平有效。作用是在電源啟動(dòng)或切換時(shí)防止意外操作或擦除數據。
NFRB:Flash Ready/Busy. 指示閃存的工作狀態(tài)，低電平表示閃存正在進(jìn)行讀寫(xiě)操作，高電平表示空閑狀態(tài)。
AHB MUX和EMI I/O MUX的引腳復用：
由EMI的概述可知，幾個(gè)內存控制器會(huì )使用總線(xiàn)引腳復用：PCMCIA,EIM,SDRAMC和NFC。
引腳的共享復用是一個(gè)各個(gè)進(jìn)程的優(yōu)先級分配問(wèn)題，具體的優(yōu)先級分配在M3IF中完成。
NFC對于Flash memory Device的具體讀寫(xiě)操作在此不再詳述，詳見(jiàn)參考手冊的第19章。
心得：
1.NC引腳：表示不需要將任何線(xiàn)路連接到NC引腳，NC引腳是為將來(lái)的需要保留的。
2.查詢(xún)具體芯片的datasheet有個(gè)比較好的網(wǎng)站：
www.alldatasheet.com，非常全面。
3.AHB：主要用于高性能模塊(如CPU、DMA和DSP等)之間的連接，作為SoC的片上系統總
線(xiàn)，它包括以下一些特性：?jiǎn)蝹€(gè)時(shí)鐘邊沿操作；非三態(tài)的實(shí)現方式；支持突發(fā)傳輸；支持分
段傳輸；支持多個(gè)主控制器；可配置32位~128位總線(xiàn)寬度；支持字節、半字節和字的傳輸。
AHB系統由主模塊、從模塊和基礎結構(Infrastructure)3部分組成，整個(gè)AHB總線(xiàn)上的傳輸
都由主模塊發(fā)出，由從模塊負責回應?；A結構則由仲裁器(arbiter)、主模塊到從模塊的多
路器、從模塊到主模塊的多路器、譯碼器(decoder)、虛擬從模塊(dummy Slave)、虛擬主模塊
(dummy Master)所組成。
4.MUX: 多通道多路復用器
5.gule logic:中文含意是“膠連邏輯”，它是連接復雜邏輯電路的簡(jiǎn)單邏輯電路的統稱(chēng)。例如，
一個(gè)ASIC芯片可能包含許多諸如微處理器存儲器功能塊或者通信功能塊之類(lèi)的功能單元，
這些功能單元之間通過(guò)較少的粘合邏輯連接起來(lái)。在印制板（PCB）層，粘合邏輯可以使用
具有較少邏輯門(mén)的“粘合芯片”實(shí)現，例如PAL、GAL、CPLD等。
6.glueless interface：（無(wú)粘接接口），不粘于某一特類(lèi)個(gè)體(RAM 或 ROM 或 flash)。這芯片
的接口規格一般有超過(guò)一種業(yè)界規格，使其接口并不局限于一種制式。如NFC中的接口可
以同時(shí)有8-Bit和16-Bit兩種傳輸模式。
