第十六講 編碼器
編碼
編碼器
編碼原則
6.3.1 二進(jìn)制編碼器
一、定義
二、邏輯電路圖
三、輸出邏輯函數
四、列真值表
五、分析
6.3.2 二一十進(jìn)制編碼器
一、定義
二、邏輯電路圖
三、輸出邏輯函數
四、列真值表
五、分析
6.3.3 優(yōu)先編碼器
一、定義
二、MSI器件:二—十進(jìn)制優(yōu)先編碼器CT74LS147
1.真值表
2.邏輯功能分析
編碼:用代碼表示特定對象的過(guò)程。例:商品條形碼、鍵盤(pán)編碼器。
編碼器:實(shí)現編碼的邏輯電路。
二進(jìn)制編碼原則:用n位二進(jìn)制代碼可以表示




三、輸出邏輯函數

提問(wèn):為什么I0 未畫(huà)在圖中,且未出現在表達式中?
或者:一般編碼器輸入的編碼信號為什么是相互排斥的?
編碼器在任何時(shí)刻只能對一個(gè)輸入信號進(jìn)行編碼,不允許有兩個(gè)或兩個(gè)以上的輸入信號同時(shí)請求編碼,否則輸出編碼會(huì )發(fā)生混亂。這就是說(shuō),I0 、I1 ……I7 這8個(gè)編碼信號是相互排斥的。在 I1~I7 為0時(shí),輸出就是 的編碼,故 未畫(huà)。
四、真值表。

五、分析
輸入信號為高電平有效(有效:表示有編碼請求)
輸出代碼編為原碼(對應自然二進(jìn)制數)
6.3.2 二一十進(jìn)制編碼器
提問(wèn):為什么要用二一十進(jìn)制編碼器?
人們習慣用十進(jìn)制,而數字電路只識別二進(jìn)制,則需要相互轉換。
例如:鍵盤(pán)編碼器
一、二一十進(jìn)制編碼器:將0~9十個(gè)十進(jìn)制數轉換為二進(jìn)制代碼的電路。
二、邏輯電路圖
需要編碼的10個(gè)輸入信號:I0~I9
輸出4位二進(jìn)制代碼:Y3、Y2、Y1、Y0

三、輸出邏輯函數

四、真值表。

五、分析
當編碼器某一個(gè)輸入信號為1而其它輸入信號都為0時(shí),則有一組對應的數碼輸出,如 I7=1時(shí),Y3 Y2 Y1 Y0=0111。輸出數碼各位的權從高位到低位分別為8、4、2、1。因此,圖6.3.2所示電路為8421BCD碼編碼器。由表6.3.2可看出,該編碼器輸入 I0~I9 這10個(gè)編碼信號也是相互排斥的。
6.3.3 優(yōu)先編碼器
提問(wèn):若多個(gè)信號同時(shí)有效,以上編碼器能否正常工作?如何克服?
一、優(yōu)先編碼器:允許同時(shí)輸入數個(gè)編碼信號,而電路只對其中優(yōu)先級別最高的信號進(jìn)行編碼。
優(yōu)先級別高的編碼器信號排斥級別低的。
優(yōu)先權的順序完全是根據實(shí)際需要來(lái)確定的。
二、MSI器件:二—十進(jìn)制優(yōu)先編碼器CT74LS147,又稱(chēng)為10線(xiàn)-4線(xiàn)優(yōu)先編碼器
1.真值表

2.邏輯功能分析
根據CT74LS147的真值表(編碼表)說(shuō)明其邏輯功能:
⑴ 數碼輸出端:






編碼
編碼器
編碼原則
6.3.1 二進(jìn)制編碼器
一、定義
二、邏輯電路圖
三、輸出邏輯函數
四、列真值表
五、分析
6.3.2 二一十進(jìn)制編碼器
一、定義
二、邏輯電路圖
三、輸出邏輯函數
四、列真值表
五、分析
6.3.3 優(yōu)先編碼器
一、定義
二、MSI器件:二—十進(jìn)制優(yōu)先編碼器CT74LS147
1.真值表
2.邏輯功能分析
編碼:用代碼表示特定對象的過(guò)程。例:商品條形碼、鍵盤(pán)編碼器。
編碼器:實(shí)現編碼的邏輯電路。
二進(jìn)制編碼原則:用n位二進(jìn)制代碼可以表示




三、輸出邏輯函數

提問(wèn):為什么I0 未畫(huà)在圖中,且未出現在表達式中?
或者:一般編碼器輸入的編碼信號為什么是相互排斥的?
編碼器在任何時(shí)刻只能對一個(gè)輸入信號進(jìn)行編碼,不允許有兩個(gè)或兩個(gè)以上的輸入信號同時(shí)請求編碼,否則輸出編碼會(huì )發(fā)生混亂。這就是說(shuō),I0 、I1 ……I7 這8個(gè)編碼信號是相互排斥的。在 I1~I7 為0時(shí),輸出就是 的編碼,故 未畫(huà)。
四、真值表。

五、分析
輸入信號為高電平有效(有效:表示有編碼請求)
輸出代碼編為原碼(對應自然二進(jìn)制數)
6.3.2 二一十進(jìn)制編碼器
提問(wèn):為什么要用二一十進(jìn)制編碼器?
人們習慣用十進(jìn)制,而數字電路只識別二進(jìn)制,則需要相互轉換。
例如:鍵盤(pán)編碼器
一、二一十進(jìn)制編碼器:將0~9十個(gè)十進(jìn)制數轉換為二進(jìn)制代碼的電路。
二、邏輯電路圖
需要編碼的10個(gè)輸入信號:I0~I9
輸出4位二進(jìn)制代碼:Y3、Y2、Y1、Y0

三、輸出邏輯函數

四、真值表。

五、分析
當編碼器某一個(gè)輸入信號為1而其它輸入信號都為0時(shí),則有一組對應的數碼輸出,如 I7=1時(shí),Y3 Y2 Y1 Y0=0111。輸出數碼各位的權從高位到低位分別為8、4、2、1。因此,圖6.3.2所示電路為8421BCD碼編碼器。由表6.3.2可看出,該編碼器輸入 I0~I9 這10個(gè)編碼信號也是相互排斥的。
6.3.3 優(yōu)先編碼器
提問(wèn):若多個(gè)信號同時(shí)有效,以上編碼器能否正常工作?如何克服?
一、優(yōu)先編碼器:允許同時(shí)輸入數個(gè)編碼信號,而電路只對其中優(yōu)先級別最高的信號進(jìn)行編碼。
優(yōu)先級別高的編碼器信號排斥級別低的。
優(yōu)先權的順序完全是根據實(shí)際需要來(lái)確定的。
二、MSI器件:二—十進(jìn)制優(yōu)先編碼器CT74LS147,又稱(chēng)為10線(xiàn)-4線(xiàn)優(yōu)先編碼器
1.真值表

2.邏輯功能分析
根據CT74LS147的真值表(編碼表)說(shuō)明其邏輯功能:
⑴ 數碼輸出端:






聯(lián)系客服