Wafer管芯數量及成本估算
一片wafer上die數量的估算方法
die數量=π(R-X-Y)2 /(X*Y) (1)
R 為wafer的半徑。
X,Y 是MASK（左下角在原點(diǎn)）的右上角坐標，X,Y尺寸包括劃片槽，緩沖區等尺寸
π 3.14
注：上式中的2是2次平方
*****************************************************************************
舉例： Alan是XX1234（采用XXIC 0.6um DPDM 工藝設計）項目的PM，他的BOSS要求粗
略核算該芯片每顆 裸片的成本。
Alan馬上action!
Alan先從layout engineer Jarry 那里得到XX1234’size(890um,890um)，又打電話(huà)
給foundry ,得到一片Wafer的報價(jià)為3千RMB。
然后Alan開(kāi)始計算：
因為劃片槽由foundry 處理，所以
(X,Y)的坐標估算為 （1000um,1000um）
采用6寸wafer R=75000um
上述數據帶入（1）式得：
die數量＝3.14(75000-1000-1000)2/(1000*1000) =16733.06
芯片顆數為16733顆，每顆成本為3000元/16733=0.179元，每顆17.9分，成本這么低，
Alan很高興，拿起電話(huà)馬上要報告BOSS，但忽然一想，還沒(méi)考慮wafer邊緣等損耗，及
測試損耗（還好，差點(diǎn)漏了這些，要是估價(jià)過(guò)低，造成sales們的被動(dòng)，非挨BOSS踢
不可！Alan暗自慶幸）。因此Alan開(kāi)始第二步估算芯片的成品率，按照以往的經(jīng)驗打個(gè)
9.5折吧！Alan馬上拿起計算器，飛快地得到總數為16733*95％＝15896顆。Alan這時(shí)腦
子里總有個(gè)東東在一閃一閃的，據市場(chǎng)部反映這顆芯片很多家都在做，可出來(lái)的東東沒(méi)幾
家叫得響的，而且價(jià)格戰愈演愈烈，每顆IC的利潤都是以分計算的，Alan倒吸了一口涼
氣，看來(lái)這個(gè)東東是塊硬骨頭啊!于是Alan打電話(huà)給負責這個(gè)項目的Circuit Engineer Tom,
沒(méi)等Alan開(kāi)口，Tom就訴起苦來(lái)，哥們，別看這是個(gè)小東東，可折騰死我了，純MOS
模擬電路，手上的Model又不可靠（這點(diǎn)Alan很理解，國內的foundry的model幾乎不可
信，當他做第一個(gè)項目的時(shí)候，設計一個(gè)555振蕩器，迷信他們給的model,結果放電電阻
的仿真結果居然比計算的大了10倍，他痛苦了好多天，就按model去做了，等流片出來(lái)
后，時(shí)鐘頻率居然慢了10倍，氣得他直FUCK!），我只能靠手工計算。唉！即使我的設
計完全正確，這foundry的工藝要是飄來(lái)飄去我可沒(méi)轍了，而且這里有個(gè)濾波器對Vt等
某些工藝參數非常敏感!……Alan 聽(tīng)完Tom的抱怨！嘿嘿的壞笑了幾聲！看來(lái)這個(gè)產(chǎn)品
跟工藝密切相關(guān)??！后續測試工作肯定折磨死Tom，尤其批量生產(chǎn)時(shí)不同時(shí)期出來(lái)芯片
的成品率可能會(huì )出現反復！Alan為了防止被BOSS的kick，決定來(lái)個(gè)保守的算法,到底打
幾折呢？這讓他很難估計！ 這時(shí)BOSS過(guò)來(lái)了，hi, Alan, 我昨天看到crocodile打八折，
我就買(mǎi)了這件，說(shuō)這把那咧著(zhù)嘴的crocodile指給Alan看. Alan沖它嘿嘿的壞笑起來(lái)，BOSS
不自然地走開(kāi)了！
好個(gè)八折，好個(gè)八折！
Alan立刻搞定了XX1234的成本估算：
芯片成品率 16733*80％＝13386（顆）
每顆裸片成本 300000/13386=22.41（分）
其實(shí)一片wafer上die數量的估算，最終目的也就是芯片的成本核算，其中成品率的核算
要靠工程師的經(jīng)驗來(lái)感覺(jué)?。ㄟ@里暫時(shí)忽略測試等成本）。例如國內的0.6u工藝線(xiàn)，要
是做CMOS digital低端產(chǎn)品，成品率大概在96％左右，當然，這不是絕對。
以上內容，僅供參考。
感謝發(fā)明公式(1)的人！同時(shí)也感謝我的啟蒙老師――老葉，是他告訴了我這條公式！
補充：今天利用上式估算一個(gè)2mm*20mm的芯片在8寸和六寸上面的die的顆數，結果讓我很吃驚。
上面的公式時(shí)，對于小尺寸的IC是很有用的，因為它直接裁掉了wafer邊緣的距離X+Y，而wafer
本身的周邊幾毫米里的die通常失效很?chē)乐?，所以利用上式比較準。但對于大的die(20mm*2mm)，
肯定會(huì )出現問(wèn)題，由于老總要準確的結果評估成本，我不得不在8英寸和6英寸的wafer里畫(huà)了一
下，數出理論die分別為676和355。有興趣的同志可以比較一下公式算出的結果。想一想有什么
好辦法去修正！
Alan
2004年4月6日
本站僅提供存儲服務(wù)，所有內容均由用戶(hù)發(fā)布，如發(fā)現有害或侵權內容，請
點(diǎn)擊舉報。
